

pironex Prozessormodul piA-AM335x-PM

Technisches Handbuch

Stand 07. Mai 2014



Inhaltsverzeichnis

1. Einleitung.....	4
2. Technische Daten	6
2.1. Eigenschaften.....	6
2.2. Schnittstellen	6
3. Steckverbinder Belegung.....	7
4. Verwendete I ² C Adressen	14
5. Abmessungen	15
6. Kundenspezifische Bestückeroptionen	16
6.1. Prozessor	16
6.2. Arbeitsspeicher	17
6.3. eMMC	17
6.4. SPI-Speicher.....	17
7. Applikationsschaltung.....	18
7.1. Spannungsversorgung.....	18
7.2. Bootoptionswiderstände	18
7.3. Debug.....	18

Abbildungsverzeichnis

Abbildung 1. piA-AM335x-PM	4
Abbildung 2: Blockschaltbild des piA-AM335x-PM.....	5
Abbildung 3: FX8C-100S-SV des Prozessormoduls	7
Abbildung 4: Draufsicht auf das Prozessormodul.....	15
Abbildung 5: Prozessorausstattungen laut TI.....	16

Namenskonventionen

pironex GmbH	-	Entwickler/Hersteller
µC	-	Mikrocontroller
SLC	-	Single level cell
CAN-Bus	-	Controller Area Network Bus
UART	-	Universal Asynchronous Receiver Transmitter
GPIO	-	General Purpose Input Output
SPI	-	Serial Peripheral Interface
I ² C Bus	-	Inter Integrated Circuit Bus
eMMC	-	embedded Multimedia Card
AM335x	-	Sitara Application Prozessor von texas Instruments
USB	-	Universal Serial Bus
PMIC	-	Power management IC
ADC	-	Analog Digital Converter
McASP	-	Multichannel Audio Serial Port

Änderungsliste

Datum	Änderung
16.04.2014	Neuerstellung
07.05.2014	Aktualisierung

1. Einleitung




Abbildung 1. piA-AM335x-PM

Das von der pironex GmbH entwickelte Prozessormodul piA-AM335x-PM ermöglicht eine schnelle und unkomplizierte Integration der Sitara Applicationprozessoren von Texas Instruments in Ihr Projekt.

Das Betriebssystem kann aus einem in der Größe variablen eMMC Speicher geladen werden. Als leistungsstarkes und kompaktes Modul eignet es sich hervorragend für den Einsatz im industriellen Umfeld.

Aufgrund des kleinen Formfaktors (60 x 45mm) und der frei konfigurierbaren Schnittstellen ist eine schnelle und einfache Systementwicklung möglich. Die Schnittstellen des Prozessors (Ethernet, USB, CAN, UART, GPIO, SPI, I²C etc.) sind über zwei 100-polige Steckverbinder zur Basisplatine geführt.

Anwendungen

- Industrielle Automatisierung und Medizintechnik
- Datenlogger
- Regelungs- und Steuerungstechnik
- Bedienterminals

Vorteile

- Beschleunigte Entwicklung Ihres Produktes
- Vielfältige Einsatzmöglichkeiten durch hohe Anzahl frei konfigurierbarer Schnittstellen
- Einfache und schnelle Systemintegration
- Kundenspezifische Bestückungsvarianten ab 100 Stück
- Flexible Speicherkonfiguration je nach Anwendungsgebiet: MLC eMMC, Nor Flash, FRAM

Das Prozessormodul verfügt über folgende Merkmale:

- AM335x ARMv7 Cortex™-A8 32 Bit
- bis zu 1GHz

- eMMC
- Kleiner Formfaktor 60 x 45mm
- frei konfigurierbare Schnittstellen
- vielfältige Bestückungsoptionen
- Spannungsversorgung (5VDC)
- Ängström Linux
- Kernel 2.6.37 und 3.2.x
- Open-Source SDK

Das Prozessormodul ist für den Einsatz auf Basisplatten konzipiert. Die Entwicklung dieser wird kann von der pironex GmbH entsprechend Ihrer Spezifikation übernommen werden.




Abbildung 2: Blockschaftbild des piA-AM335x-PM

2. Technische Daten

2.1. Eigenschaften

Platinengröße	60mm x 45mm
Spannungsversorgung	5V ±5%
LED	Status LED Power Good LED
RTC	Integriert im PMIC
eMMC	8GB
DDR3	256MB
Nor Flash	16MB
Prozessor	AM3352BZCZD80, 800MHz ARMv7 Cortex™-A8 32 Bit

2.2. Schnittstellen

Ethernet	Bis zu 2 x 10/100/1000 Mbps Ethernet MAC
Display	24-bit RGB LCD Interface
ADC	7 x ADC, 12-bit
CAN-Bus	Bis zu 2x
UART	Bis zu 6x
USB	2x USB (OTG möglich)
Audio	Bis zu 2x McASP

3. Steckverbinder Belegung

Es sind zwei Hirose Steckverbinder der Serie FX8C verbaut. Es handelt sich um die Steckerbuchsen FX8C-100S-SV. Auf der Basisplatine werden zwei Stecker FX8C-100P-SVx benötigt.

Je nach gewähltem Steckverbinder sind nachfolgend aufgeführte Platinenabstände möglich.

FX8C-**P-SV	5mm
FX8C-**P-SV1	6mm
FX8C-**P-SV2	7mm
FX8C-**P-SV4	9mm
FX8C-**P-SV6	11mm




Abbildung 3: FX8C-100S-SV des Prozessormoduls

- D Debug-UART, fix, kann aber theoretisch anderweitig verwendet werden
- E Fix wenn Ethernet verwendet werden soll
- * Fix für Standardbestückungsoption des PM
- x fix, nur auf PM, oder Multidevice-Bus mit angeschlossenen ICs auf PM

P1:

E/P	Fix	Ball	Typ	Signal	POR Mode	Padconfig	Connector
e	n	L16	O	UART3.TXD	7 L	default	P1_01
e	n	L17	I	UART3.RXD	7 L	default	P1_02
e	n	K17	I/O	GPIO0_28	7 L	default	P1_03
p	*	-	P	GND			P1_04
p	*	-	P	GND			P1_05
e	x	N18	A	USB0.D_N		default	P1_06
e	E	M18	O	MDIO.CLK	7 H	M0 IDIS	P1_07
p	*	-	P	GND			P1_08
e	E	M17	I/O	MDIO.DATA	7 H	M0 IEN	P1_09
e	x	N17	A	USB0.D_P		default	P1_10
e	x	P18	A	USB1.CE	0 Z	default	P1_11
p	*	-	P	GND			P1_12
p	*	-	P	GND			P1_13
e	x	R18	A	USB1.D_N	0 Z	default	P1_14
e	x	T18	A	USB1.VBUS	0 Z	default	P1_15
p	*	-	P	GND			P1_16
e	x	P17	A	USB1.ID	0 Z	default	P1_17
e	x	R17	A	USB1.D_P	0 Z	default	P1_18
e	x	M15	A	USB0.CE	0 Z	default	P1_19
p	*	-	P	GND			P1_20
p	*	-	P	GND			P1_21
e	E*	T17	I	GMII.CRS	7	M1 IEN	P1_22
e	x	P15	A	USB0.VBUS	0 Z	default	P1_23
e	E*	U17	I	GMII.RXERR	7	M1 IEN	P1_24
e	x	P16	A	USB0.ID	0 Z	default	P1_25
p	*	-	P	GND			P1_26
p	*	-	P	GND			P1_27
e	E	U18	I	GMII.COL	7	M1 IEN	P1_28
e	E	U15	I	GMII.TXCLK	7	M1 IDIS	P1_29
e	E	V16	I	GMII.RXD3	7	M1 IEN	P1_30
e	E	U16	I	GMII.RXD2	7	M1 IEN	P1_31
e	E	T16	I	GMII.RXD1	7	M1 IEN	P1_32
e	E	V17	I	GMII.RXD0	7	M1 IEN	P1_33
p	*	-	P	GND			P1_34
p	*	-	P	GND			P1_35

e	E	T15	I	GMII.RXCLK	7	M1 IDIS	P1_36
e	E	T14	O	GMII.TXD2	7	M1 IDIS	P1_37
e	E	U14	O	GMII.TXD3	7	M1 IDIS	P1_38
e	E	V15	O	GMII.TXD0	7	M1 IDIS	P1_39
e	E	R14	O	GMII.TXD1	7	M1 IDIS	P1_40
e	E	V14	I	GMII.RXDV	7	M1 IEN	P1_41
e	E	R13	O	GMII.TXEN	7	M1 IDIS	P1_42
p	*	-	P	GND			P1_43
p	*	-	P	GND			P1_44
e	n	T13	O	LCD.BACKLIGHTEN	7	default	P1_45
e	n	V13	O	LCD_DATA17	7	default	P1_46
e	n	V12	O	LCD.MEM_CLK	7 L	default	P1_47
e	n	T12	O	LCD_DATA19	7	default	P1_48
e	n	U13	O	LCD_DATA16	7	default	P1_49
p	*	-	P	GND			P1_50
p	*	-	P	GND			P1_51
e	n	T11	O	LCD_DATA21	7	default	P1_52
e	n	R12	O	LCD_DATA18	7	default	P1_53
e	n	U10	O	LCD_DATA23	7	default	P1_54
e	n	U12	O	LCD_DATA20	7	default	P1_55
p	*	-	P	GND			P1_56
p	*	T6	I/O	eMMC_RST	7	M7 IEN PU	P1_57
e	n	U6	I/O	LCD.DISEN	7	default	P1_58
e	n	T10	O	LCD_DATA22	7	default	P1_59
e	n	R7	I/O	GPIO2_2	7	default	P1_60
e	n	V5	I/O	LCD.PCLK	7	default	P1_61
e	n	U5	I/O	LCD.VSYNC	7	default	P1_62
p	*	-	P	GND			P1_63
p	*	-	P	GND			P1_64
e	n	R5	I/O	LCD.HSYNC	7	default	P1_65
e	n	R6	I/O	LCD.AC_BIAS_EN	7	default	P1_66
e	n	V4	I/O	SYSBOOT14 / LCD_DATA14	7	default	P1_67
e	n	T5	I/O	SYSBOOT15 / LCD_DATA15	7	default	P1_68
p	*	-	P	GND			P1_69
e	n	V3	I/O	SYSBOOT13 / LCD_DATA13	7	default	P1_70
e	n	V2	I/O	SYSBOOT12 / LCD_DATA12	7	default	P1_71
e	n	U4	I/O	SYSBOOT11 / LCD_DATA11	7	default	P1_72
e	n	U3	I/O	SYSBOOT10 / LCD_DATA10	7	default	P1_73
p	*	-	P	GND			P1_74
e	n	U1	I/O	SYSBOOT8 / LCD_DATA8	7	default	P1_75
e	n	U2	I/O	SYSBOOT9 / LCD_DATA9	7	default	P1_76

e	n	T3	I/O	SYSBOOT6 / LCD_DATA6	7	default	P1_77
e	n	T4	I/O	SYSBOOT7 / LCD_DATA7	7	default	P1_78
p	*	-	P	VMMC			P1_79
pe	x	K16	I/O	PMIC_INT1	7 L	M7 IEN PU	P1_80
e	n	T1	I/O	SYSBOOT4 / LCD_DATA4	7	default	P1_81
e	n	T2	I/O	SYSBOOT5 / LCD_DATA5	7	default	P1_82
p	*	-	P	GND			P1_83
e	n	R4	I/O	SYSBOOT3 / LCD_DATA3	7	default	P1_84
p	*	-	P	VAUX2			P1_85
p	*	-	P	GND			P1_86
p	*	-	P	GND			P1_87
e	n	R3	I/O	SYSBOOT2 / LCD_DATA2	7	default	P1_88
e	n	R2	I/O	SYSBOOT1 / LCD_DATA1	7	default	P1_89
e	n	R1	I/O	SYSBOOT0 / LCD_DATA0	7	default	P1_90
p	*	-	P	PB_PWRON			P1_91
p	*	-	P	3V_RTCBACKUP			P1_92
p	*	-	P	GND			P1_93
p	*	-	P	GND			P1_94
p	*	-	P	GND			P1_95
p	*	-	P	GND			P1_96
p	*	-	P	VCC_5V0_IN			P1_97
p	*	-	P	VCC_5V0_IN			P1_98
p	*	-	P	VCC_5V0_IN			P1_99
p	*	-	P	VCC_5V0_IN			P1_100

P2:

E/P	Fix	Ball	Typ	Signal	POR Mode	Padconfig	Connector
p	*	-	P	GND			P2_01
e	n	J16	I/O	EN_VCC_5V_PER	7 L	default	P2_02
e	n	L18	O	UART2.TXD	7 L	default	P2_03
e	n	J17	O	UART5.TXD	7 L	default	P2_04
e	n	K18	I	UART2.RXD	7 L	default	P2_05
e	n	H16	I	UART5.RXD	7 L	default	P2_06
p	*	-	P	GND			P2_07
p	*	-	P	GND			P2_08
e	n	K15	I	DCAN0.RX	7 L	default	P2_09
e	x	H17	I/O	I2C1.SDA	7 L	M3 IEN PU	P2_10
e	n	J18	O	DCAN0.TX	7 L	default	P2_11
p	*	-	P	GND			P2_12
pe	x	B15	I	PWRONRSTn	0	default	P2_13
e	x	J15	I/O	I2C1.SCL	7 L	M3 IEN PU	P2_14
p	*	-	P	GND			P2_15
e	n	G18	I/O	MMC0.CMD	7	default	P2_16
pe	*	B17	I/O	SPI0.D0	7 H	M0 IEN	P2_17
p	*	-	P	GND			P2_18
pe	n	L15	I/O	NOR_WP_n	7 L	M7 IEN PU	P2_19
e	n	G17	I/O	MMC0.CLK	7	default	P2_20
p	*	-	P	GND			P2_21
e	n	G16	I/O	MMC0.DAT0	7	default	P2_22
pe	*	A17	I/O	SPI0.SCLK	7	M0 IEN	P2_23
e	n	G15	I/O	MMC0.DAT1	7	default	P2_24
pe	n	M16	I/O	NOR_RES_n	7 L	M7 IEN PU	P2_25
p	*	-	P	GND			P2_26
p	*	-	P	GND			P2_27
e	n	F18	I/O	MMC0.DAT2	7	default	P2_28
e	n	E17	I	DCAN1.RX	7 H	default	P2_29
e	n	F17	I/O	MMC0.DAT3	7	default	P2_30
e	n	E18	O	DCAN1.TX	7 H	default	P2_31
pe	*	B16	I/O	SPI0.D1	7H	M0 IEN	P2_32
p	*	-	P	GND			P2_33
pe	*	A16	I/O	SPI0.CS0	7H	M0 IEN	P2_34
e	n	A15	I/O	EMU2	7 (sysboot5 = 0) / 3	default	P2_35
e	n	C15	I/O	SPI0.CS1	7H	default	P2_36
e	n	B14	I/O	JTAG.EMU1	0	default	P2_37
p	*	-	P	GND			P2_38

p	*	-	P	GND			P2_39
e	x	A12	I	JTAG.TCK	0	default	P2_40
e	n	C14	I/O	JTAG.EMU0	0 H	default	P2_41
e	x	B11	I	JTAG.TDI	0	default	P2_42
e	n	D14	I/O	EMU3	7	default	P2_43
p	*	-	P	GND			P2_44
p	*	-	P	GND			P2_45
e	x	A11	O	JTAG.TDO	0	default	P2_46
e	n	C13	I/O	MCASP1.FSX	7L	default	P2_47
e	x	B10	I	JTAG.nTRST	0	default	P2_48
e	n	D13	I	MCASP1.AXR0	7 L	default	P2_49
p	*	-	P	GND			P2_50
p	*	-	P	GND			P2_51
e	x	C11	I	JTAG.TMS	0	default	P2_52
e	n	A14	I/O	MCASP1.AXR1	7L	default	P2_53
e	n	C18	I/O	SPI1.CS1	7L	default	P2_54
e	n	B12	I/O	MCASP1.ACLKX	7L	default	P2_55
p	*	-	P	GND			P2_56
p	*	-	P	GND			P2_57
e	n	A13	I/O	SPI1.SCLK	7L	default	P2_58
e	n	B13	I/O	SPI1.DO	7L	default	P2_59
e	n	H18	I/O	SPI1_CS0	7 L	M2 IEN PD	P2_60
e	n	D12	I/O	SPI1.D1	7	default	P2_61
p	*	-	P	GND			P2_62
p	*	-	P	GND			P2_63
e	D	E16	O	UART0.TX	7 H	M0 IDIS	P2_64
e	n	C12	O	eCAP2	7 L	default	P2_65
e	D	E15	I	UART0.RX	7 H	M0 IEN	P2_66
e	x	A10	I/OD	WARMRSTn	0	default	P2_67
p	*	-	P	GND			P2_68
p	*	-	P	GND			P2_69
e	n	D18	I	UART1.CTSN	7H	default	P2_70
e	x	F15	O	USB1.DRVVBUS	0 PD	default	P2_71
e	n	D17	O	UART1.RTSN	7H	default	P2_72
e	x	F16	O	USB0.DRVVBUS	0 PD	default	P2_73
p	*	-	P	GND			P2_74
p	*	-	P	GND			P2_75
e	n	D16	I	UART1.RXD	7 H	default	P2_76
e	x	B18	I	EXTINTm/nNMI	0	default	P2_77
e	n	D15	O	UART1.TXD	7 H	default	P2_78
pe	x	A9	AP	GNDA_ADC		default	P2_79

pe	x	B9	AP	VREFF		default	P2_80
e	x	B8	A	AIN.5	0	-	P2_81
e	x	A8	A	AIN.6	0	-	P2_82
pe	x	A9	AP	GND_A_ADC			P2_83
pe	x	A9	AP	GND_A_ADC			P2_84
e	x	A7	A	AIN.3	0	-	P2_85
e	x	C8	A	AIN.4	0	-	P2_86
pe	x	A9	AP	GND_A_ADC			P2_87
pe	x	A9	AP	GND_A_ADC			P2_88
e	x	C7	A	AIN.1	0	-	P2_89
e	x	B7	A	AIN.2	0	-	P2_90
pe	x	A9	AP	GND_A_ADC			P2_91
pe	x	A9	AP	GND_A_ADC			P2_92
pe	x	A9	AP	GND_A_ADC			P2_93
e	x	B6	A	AIN.0	0	-	P2_94
p	*	-	P	GND			P2_95
p	*	-	P	GND			P2_96
p	*	-	P	GND			P2_97
p	*	-	P	GND			P2_98
e	n	T7	O	PMIC_SLEEP	7	default	P2_99
pe	n	V6	O	LED1	7	default	P2_100

4. Verwendete I²C Adressen

	IC	Adresse		Bus	
		binär	hex		
PM	TPS65910A3A1	0010010	12	0	TPS Smartreflex Interface
PM	TPS65910A3A1	0101101	2D	0	TPS Control Interface

5. Abmessungen




Abbildung 4: Draufsicht auf das Prozessormodul

In der Darstellung ist zu sehen, wie die Steckverbinder auf der Basisplatine anzuordnen sind, wenn das Prozessormodul aufgesteckt wird. Der Pin 1 ist an der abgeschrägten Ecke oben links zu erkennen.

6. Kundenspezifische Bestückoptionen

6.1. Prozessor

Kundenspezifische Bestückungsoptionen sind in folgendem Rahmen möglich.

Jeder Sitara Prozessor im ZCZ Gehäuse kann verwendet werden. Die Unterschiede der einzelnen Prozessorderivate sind der folgenden Tabelle zu entnehmen:

AM335x ARM Cortex™-A8 Processors								
Core Feature	AM3352 Product Folder		AM3354 Product Folder		AM3356 Product Folder	AM3357 Product Folder	AM3358 Product Folder	AM3359 Product Folder
Datasheets	AM3352 Datasheet		AM3354 Datasheet		AM3356 Datasheet	AM3357 Datasheet	AM3358 Datasheet	AM3359 Datasheet
Package	13x13mm, 0.65mm (ZCE)	15x15mm, 0.8mm (ZCZ)	13x13mm, 0.65mm (ZCE)	15x15mm, 0.8mm (ZCZ)	15x15mm, 0.8mm (ZCZ)			
CPU Speed (MHz)	300, 600	300, 600,800, 1000	600	600, 800, 1000	300, 600,800	300, 600,800	600, 800,1000	800
Core Internal Memory	64KB SRAM shared w/ Data 32KB Cache, Programmable 32KB Cache							
On-chip L2 (KB)	256							
External Memory Interface	DDR2/DDR3/DDR3L/mDDR (LPDDR) 2x16-bit NAND ECC							
Graphics	PowerVR SGX 3D Graphics				PowerVR SGX 3D Graphics			
Operating System Support	Linux, Android, RTOS, Windows Embedded, no-OS							
PRU-ICSS					2x 32-bit Programmable Real Time Unit (PRU)	2x 32-bit Programmable Real Time Unit (PRU) + EtherCAT slave support	2x 32-bit Programmable Real Time Unit (PRU)	2x 32-bit Programmable Real Time Unit (PRU) + EtherCAT slave support
EMAC 10/100/1000	1 port	2 port switch	1 port	2 port switch	2 port switch			
USB 2.0 OTG + PHY	1	2	1	2	2			
Serial Ports	6 UART, 2 SPI, 3 I2C, 2 McASP, 2 CAN, 8 Timers							
System	EDMA, WDT, RTC, 3 eQEP, 3 eCAP, JTAG, ADC (8ch)							
Parallel	3 MMC/SD/SDIO, GPIO							

Abbildung 5: Prozessorausstattungen laut TI

6.2. Arbeitsspeicher

Es kann zwischen 256MB und 512MB gewählt werden.

6.3. eMMC

Es kann zwischen den Größen 4GB, 8GB, 16GB und 32GB gewählt werden. Die 4GB Variante wird nicht empfohlen, da sie in naher Zukunft nicht mehr verfügbar sein wird.

6.4. SPI-Speicher

Es kann zwischen einem NOR-Flash und FRAM gewählt werden.

NOR-Flash Varianten:

Größe	Bezeichnung
4Mbit	S25FL204K0TMFI01
8Mbit	S25FL208K0RMFI01
16Mbit	S25FL116K0XMFI01
32Mbit	S25FL132K0XMFI01
64Mbit	S25FL164K0XMFI01
128Mb	S25FL127SABMFI10

FRAM Varianten:

Größe	Bezeichnung
4KBit	FM25L04B-G
16KBit	FM25L16B-G
64KBit	FM25CL64B-G
128KBit	FM25V01-G
256KBit	FM25V02-G
512KBit	FM25V05-G
2048KBit	FM25H20-G

7. Applikationsschaltung

7.1. Spannungsversorgung

Das Prozessormodul wird mit $+5,0V \pm 5\%$ über die Pins 97,98,99 und 100 des Steckverbinders P1 versorgt.

Soll die RTC der PMIC verwendet werden, so ist eine Backupspannungsversorgung an Pin 92 von P1 anzuschließen. Es bietet sich an einen Akku vom Typ MS621FE-FL11E zu verwenden. Sollte eine Batterie verwendet werden, so muss der Batterielader des PMIC deaktiviert werden. Bei austauschbaren Batterien ist die richtige Polarität sicher zu stellen. Die nominale Backupspannung beträgt 3,0V.

Zur Versorgung der Bootwiderstände kann die VAUX2 Spannung des Prozessormoduls verwendet werden. Es handelt sich um eine 3,3V Quelle des PMIC mit 150mA maximalem Ausgangsstrom.

Zur Versorgung einer μ SD-Karte oder einer weiteren eMMC kann die Spannungsquelle VMMC_3V3 an Pin79 verwendet werden. Die Quelle darf mit maximal 300mA belastet werden. Hiervon ist der Bedarf der eMMC des Prozessors noch abzuziehen.

7.2. Bootoptionswiderstände

Der Bootmodus des Prozessors wird über die SYS_BOOT Pins eingestellt. Der Pegel der Pins wird beim booten des Prozessors eingelesen. Die SYS_BOOT Pins sind mit den Signalen LCD.DATA0 - LCD.DATA16 gemultiplext.

Die gewünschten Bootmodi sind dem TRM des AM335x im Kapitel „26.1.5.2.1 SYSBOOT Configuration Pins“ zu entnehmen.

7.3. Debug

Zum debuggen des Prozessors empfiehlt es sich die UART0 des Prozessors und die JTAG-Signale zugänglich zu machen.